打印

PCB Layout设计规范

[复制链接]
364|7
跳转到指定楼层
楼主
本帖最后由 hjl0705 于 2019-6-22 09:29 编辑

268条PCB Layout设计规范!(132-190)

电路设计


132信号滤波腿耦:对每个模拟放大器电源,必需在最接近电路的连接处到放大器之间加去耦电容器。对数字,分组加去耦电容器。在马达与发电机的电刷上安装电容器旁路,在每个绕组支路上串联R-C滤波器,在电源入口处加低通滤波等措施抑制干扰。安装滤波器应尽量靠近被滤波的设备,用短的,加屏蔽的引线作耦合媒介。所有滤波器都须加屏蔽,输入引线与输出引线之间应隔离。
133各功能单板对电源的电压波动范围、纹波、噪声、负载调整率等方面的要求予以明确,二次电源经传输到达功能单板时要满足上述要求
134将具有辐射源特征的电路装在金属屏蔽内,使其瞬变干扰最小。
135在电缆入口处增加保护器件
136每个IC的电源管脚要加旁路电容(一般为104)和平滑电容(10uF~100uF)到地,大面积IC每个角的电源管脚也要加旁路电容和平滑电容
137滤波器选型的阻抗失配准则:对低阻抗噪声源,滤波器需为高阻抗(大的串联电感);对高阻抗噪声源,滤波器就需为低阻抗(大的并联电容)
138电容器外壳、辅助引出端子与正、负极以及电路板间必须完全隔离
139滤波连接器必须良好接地,金属壳滤波器采用面接地。
140滤波连接器的所有针都要滤波
141数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽而不是数字脉冲的重复频率。方形数字信号的印制板设计带宽定为1/πtr,通常要考虑这个带宽的十倍频
142用R-S触发器作设备控制按钮与设备电子线路之间配合的缓冲
143降低敏感线路的输入阻抗有效减少引入干扰的可能性。
144LC滤波器 在低输出阻抗电源和高阻抗数字电路之间,需要LC滤波器,以保证回路的阻抗匹配
145电压校准电路:在输入输出端,要加上去耦电容(比如0.1μF),旁路电容选值遵循10μF/A的标准。
146信号端接:高频电路源与目的之间的阻抗匹配非常重要,错误的匹配会带来信号反馈和阻尼振荡。过量地射频能量则会导致EMI问题。此时,需要考虑采用信号端接。
信号端接有以下几种:串联/源端接、并联端接、
RC端接、Thevenin端接、二极管端接。
147MCU电路:
I/O引脚:空置的I/O引脚要连接高阻抗以便减少供电电流。且避免浮动。
IRQ引脚:在IRQ引脚要有预防静电释放的措施。比如采用双向二极管、Transorbs或金属氧化变阻器等。
复位引脚:复位引脚要有时间延时。以免上电初期MCU即被复位。
振荡器:在满足要求情况下,MCU使用的时钟振荡频率越低越好。
让时钟电路、校准电路和去耦电路接近MCU放置
148小于10个输出的小规模,工作频率≤50MHZ时,至少配接一个0.1uf的滤波电容。工作频率≥50MHZ时,每个电源引脚配接一个0.1uf的滤波电容;
149对于中大规模,每个电源引脚配接一个0.1uf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数,每5个输出配接一个0.1uf滤波电容。
150对无有源器件的区域,每6cm2至少配接一个0.1uf的滤波电容
151对于超高频电路,每个电源引脚配接一个1000pf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数,每5个输出配接一个1000pf的滤波电容
152高频电容应尽可能靠近IC电路的电源引脚处。
153每5只高频滤波电容至少配接一只一个0.1uf滤波电容;
154每5只10uf至少配接两只47uf低频的滤波电容
155每100cm2范围内,至少配接1只220uf或470uf低频滤波电容;
156每个模块电源出口周围应至少配置2只220uf或470uf电容,如空间允许,应适当增加电容的配置数量;
157脉冲与变压器隔离准则:脉冲网络和变压器须隔离,变压器只能与去耦脉冲网络连接,且连接线最短。
158在开关和闭合器的开闭过程中,为防止电弧干扰,可以接入简单的RC网络、电感性网络,并在这些电路中加入一高阻、整流器或负载电阻之类,如果还不行,就将输入和载出引线进行屏蔽。此外,还可以在这些电路中接入穿心电容。
159退耦、滤波电容须按照高频等效电路图来分析其作用。
160各功能单板电源引进处要采用合适的滤波电路,尽可能同时滤除差模噪声和共模噪声,噪声泄放地与工作地特别是信号地要分开,可考虑使用保护地;的电源输入端要布置去耦电容,以提高抗干扰能力
161明确各单板最高工作频率,对工作频率在160MHz(或200 MHz)以上的器件或部件采取必要的屏蔽措施,以降低其辐射干扰水平和提高抗辐射干扰的能力
162如有可能在控制线(于印刷板上)的入口处加接R-C去耦,以便消除传输中可能出现的干扰因素。
163用R-S触发器做按钮与电子线路之间配合的缓冲
164在次级整流回路中使用快恢复二极管或在二极管上并联聚酯薄膜电容器
165对晶体管开关波形进行“修整”
166降低敏感线路的输入阻抗
167如有可能在敏感电路采用平衡线路作输入,利用平衡线路固有的共模抑制能力克服干扰源对敏感线路的干扰
168将负载直接接地的方式是不合适
169注意在IC近端的电源和地之间加旁路去耦电容(一般为104)
170如有可能,敏感电路采用平衡线路作输入,平衡线路不接地
171继电器线圈增加续流二极管,消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后,增加稳压二极管后继电器在单位时间内可 动作更多的次数
172在继电器接点两端并接火花抑制电路(一般是RC串联电路,电阻一般选几K 到几十K,电容选0.01uF),减小电火花影响
173给电机加滤波电路,注意电容、电感引线要尽量短
174电路板上每个IC要并接一个0.01μF~0.1μF高频电容,以减小IC对电源的 影响。注意高频电容的布线,连线应靠近电源端并尽量粗短,否则,等于增大了电 容的等效串联电阻,会影响滤波效果
175可控硅两端并接RC抑制电路,减小可控硅产生的噪声(这个噪声严重时可能 会把可控硅击穿的)
176许多单片机对电源噪声很敏感,要给单片机电源加滤波电路 或稳压器,以减小电源噪声对单片机的干扰。比如,可以利用磁珠和电容 组成π形滤波电路,当然条件要求不高时也可用100Ω电阻代替磁珠
177如果单片机的I/O口用来控制电机等噪声器件,在I/O口与噪声源之 间应加隔离(增加π形滤波电路)。 控制电机等噪声器件,在I/O口与噪声源之 间应加隔离(增加π形滤波电路)。
178在单片机I/O口,电源线,电路板连接线等关键地方使用抗干扰 如磁珠、磁环、电源滤波器,屏蔽罩,可显著提高电路的抗干扰性能
179对于单片机闲置的I/O口,不要悬空,要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源
180对单片机使用电源监控及看门狗电路,如:IMP809,IMP706,IMP813, X25043,X25045等,可大幅度提高整个电路的抗干扰性能。
181在速度能满足要求的前提下,尽量降低单片机的晶振和选用低速数字 电路
182如有可能,在PCB板的接口处加RC低通滤波器或EMI抑制(如磁珠、信号滤波器等),以消除连接线的干扰;但是要注意不要影响有用信号的传输
183时钟输出布线时不要采用向多个部件直接串行地连接〔称为菊花式连接〕;而应该经缓存器分别向其它多个部件直接提供时钟信号
184延伸薄膜键盘边界使之超出金属线12mm,或者用塑料切口来增加路径长度。
185在靠近连接器的地方,要将连接器上的信号用一个L-C或者磁珠-电容滤波器接到连接器的机箱地上。
186在机箱地和电路公共地之间加入一个磁珠。
187电子设备内部的电源分配系统是遭受ESD电弧感性耦合的主要对象,电源分配系统防ESD措施:1将电源线和相应的回路线紧密绞合在一起;2在每一根电源线进入电子设备的地方放一个磁珠;3在每一个电源管脚和紧靠电子设备机箱地之间放一个瞬流抑制器、金属氧化压敏电阻(MOV)或者1kV高频电容;4最好在PCB上布置专门的电源和地平面,或者紧密的电源和地栅格,并采用大量旁路和去耦电容。
189在接收端放置串联的电阻和磁珠,对易被ESD击中的电缆驱动器,也可在驱动端放置串联的电阻或磁珠。
190在接收端放置瞬态保护器。1用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。2从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其它部分。




评论

中国彩客网 2019-6-24 19:45 回复TA
@LED2013 :个人标记,没有什么特别的 
LED2013 2019-6-22 15:20 回复TA
黄色代表什么 
沙发
| 2019-6-22 17:42 | 只看该作者
里面很多条在电路设计中应用了
板凳
 楼主 | 2019-7-6 09:07 | 只看该作者
zhangmangui 发表于 2019-6-22 17:42
里面很多条在电路设计中应用了

核心的关键可能就那么几条,很多都是重复的
地板
| 2019-7-7 09:23 | 只看该作者
楼主 请问前面1-131条在哪里了呢
5
| 2019-7-7 12:49 | 只看该作者
一个拥抱 发表于 2019-7-7 09:23
楼主 请问前面1-131条在哪里了呢

PCB设计规范2010最新版.pdf (27.12 MB, 下载次数: 24)
PCB板设计规范.pdf (397.53 KB, 下载次数: 9)
PCBLAYOUT设计规范.pdf (1.65 MB, 下载次数: 10)
分享PCBLayout设计规范.pdf (1.08 MB, 下载次数: 5)
Layout规范设计(268条).pdf (179.23 KB, 下载次数: 9)
华为PCBLayout设计规范.pdf (22.37 MB, 下载次数: 14)
6
| 2019-7-9 22:18 | 只看该作者

t叔这个分享比较给力
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

关闭

热门推荐上一条 /6 下一条

在线客服 快速回复 返回顶部 返回列表